Autor der Publikation

A predictive distributed congestion metric with application to technology mapping.

, , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 24 (5): 696-710 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An Algorithm for Delay Optimal Logic Replication for FPGAs Accounting for Combinational Loops.. FPGA, Seite 323. ACM, (2020)A predictive distributed congestion metric with application to technology mapping., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 24 (5): 696-710 (2005)An efficent clustering algorithm for low power clock tree synthesis.. ISPD, Seite 181-188. ACM, (2007)Delay-optimal simultaneous technology mapping and placement with applications to timing optimization., , und . ICCAD, Seite 101-106. IEEE Computer Society, (2008)Parameterized Reusable Component Library Methodology., , und . EUROMICRO, Seite 1410-1415. IEEE Computer Society, (2000)An efficient technology mapping algorithm targeting routing congestion under delay constraints., , , und . ISPD, Seite 137-144. ACM, (2005)Impact of local interconnects on timing and power in a high performance microprocessor., und . ISPD, Seite 145-152. ACM, (2010)Decomposition of Finite State Machines for Area, Delay Minimization., , und . ICCD, Seite 620-625. IEEE Computer Society, (1999)An algorithm for routing with capacitance/distance constraints for clock distribution in microprocessors.. ISPD, Seite 141-148. ACM, (2009)A predictive distributed congestion metric and its application to technology mapping., , , und . ISPD, Seite 210-217. ACM, (2004)