Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Timing Noise Characterization of High-Speed Digital Bit Sequences Using Incoherent Subsampling and Algorithmic Clock Recovery., , und . IEEE Trans. Instrumentation and Measurement, 63 (12): 2733-2749 (2014)Concurrent Error Detection in Nonlinear Digital Circuits Using Time-Freeze Linearization., und . IEEE Trans. Computers, 46 (11): 1208-1218 (1997)Containing the Nanometer "Pandora-Box": Cross-Layer Design Techniques for Variation Aware Low Power Systems., , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 1 (1): 19-29 (2011)A New Simultaneous Circuit Partitioning and Chip Placement Approach Based on Simulated Annealing., und . DAC, Seite 36-39. IEEE Computer Society Press, (1990)Real-time use-aware adaptive MIMO RF receiver systems for energy efficiency under BER constraints., , , und . DAC, Seite 56:1-56:7. ACM, (2013)Design of efficient error resilience in signal processing and control systems: From algorithms to circuits., , und . IOLTS, Seite 192-195. IEEE, (2017)Concurrent error detection in nonlinear digital filters using checksum linearization and residue prediction., , und . IOLTS, Seite 53-58. IEEE, (2015)Invited talk: Self-aware wireless communication and signal processing systems: Real-time adaptation for error resilience, low power and performance.. European Test Symposium, Seite 10. IEEE Computer Society, (2010)Feedback Driven Adaptive Power Management for Minimum Power Operation of Wireless Receivers., , und . ICECS, Seite 1019-1022. IEEE, (2007)Post-Manufacture Tuning for Nano-CMOS Yield Recovery Using Reconfigurable Logic., , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (4): 675-679 (2010)