( en | de | ru )

 

Disambiguierung von "Micheli, Giovanni De"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Reversible Pebbling Game for Quantum Memory Management.

, , , , und . DATE, Seite 288-291. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Giovanni Federigo De Santi

Cristiano Micheli

Andrea Micheli

Karl Micheli

Walter Micheli

 

Weitere Publikationen von Autoren mit dem selben Namen

Temperature-aware runtime power management for chip-multiprocessors with 3-D stacked cache., , , und . ISQED, Seite 163-170. IEEE, (2014)Vertically-stacked double-gate nanowire FETs with controllable polarity: from devices to regular ASICs., , , , , , und . DATE, Seite 625-630. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Towards high-performance polarity-controllable FETs with 2D materials., , , , , , , , und . DATE, Seite 637-641. IEEE, (2018)Performance analysis of 3-D monolithic integrated circuits., , , , , und . 3DIC, Seite 1-4. IEEE, (2010)Scalable Boolean Methods in a Modern Synthesis Flow., , , , , , , , und . DATE, Seite 1643-1648. IEEE, (2019)Parallel vs. serial inter-plane communication using TSVs., , und . LASCAS, Seite 1-5. IEEE, (2014)A study on buffer distribution for RRAM-based FPGA routing structures., , , und . LASCAS, Seite 1-4. IEEE, (2015)A fast pruning technique for low-power inexact Circuit design., , , , , und . LASCAS, Seite 1-4. IEEE, (2015)Pattern-based FPGA logic block and clustering algorithm., , und . FPL, Seite 1-4. IEEE, (2014)Performance driven reliable link design for networks on chips., , und . ASP-DAC, Seite 749-754. ACM Press, (2005)