Autor der Publikation

Delay Fault Models and Test Generation for Random Logic Sequential Circuits.

, , und . DAC, Seite 165-172. IEEE Computer Society Press, (1992)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Fault coverage estimation by test vector sampling., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 14 (5): 590-596 (1995)MHERTZ: A New Optimization Algorithm for Floorplanning and Global Routing., und . DAC, Seite 107-110. IEEE Computer Society Press, (1990)Automatic Test Generation Using Quadratic 0-1 Programming., , und . DAC, Seite 654-659. IEEE Computer Society Press, (1990)Delay Fault Models and Test Generation for Random Logic Sequential Circuits., , und . DAC, Seite 165-172. IEEE Computer Society Press, (1992)VLSI CAD tool integration using the Ulysses environment., und . DAC, Seite 55-61. IEEE Computer Society Press, (1986)Distributed Computing, Automatic Design, and Error Recovery in the ULYSSES II Framework., , , und . EDAC-ETC-EUROASIC, Seite 610-617. IEEE Computer Society, (1994)Minimum Dynamic Power CMOS Circuit Design by a Reduced Constraint Set Linear Program., , und . VLSI Design, Seite 527-532. IEEE Computer Society, (2003)A Code Transition Delay Model for ADC Test., und . VLSI Design, Seite 274-282. IEEE Computer Society, (2001)Aliasing Analysis of Spectral Statistical Response Compaction Techniques., und . VLSI Design, Seite 801-806. IEEE Computer Society, (2006)Test Pattern Generation Using Modulation by Haar Wavelets and Correlation for Sequential BIST., und . VLSI Design, Seite 485-491. IEEE Computer Society, (2007)