( en | de | ru )

 

Disambiguierung von "Hsieh, Ping-Hsuan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
7.7 A 2.16pJ/b 112Gb/s PAM-4 Transceiver with Time-Interleaved 2b/3b ADCs and Unbalanced Baud-Rate CDR for XSR Applications in 28nm CMOS.

, , , , , und . ISSCC, Seite 136-138. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shuo-Chun Hsieh

Shelley Ching-yu Hsieh

Ju-Lan Hsieh

Ping-Ping Tsai

Chih-sheng Hsieh

 

Weitere Publikationen von Autoren mit dem selben Namen

IoT: Source of test challenges., , , , , , , , , und 4 andere Autor(en). ETS, Seite 1-10. IEEE, (2016)Introduction to the Special Section on Smart Imaging., und . IEEE Open J. Circuits Syst., (2022)A Digital-to-Time Converter with Coupled Phase-Rotating LC Oscillators in 90-nm CMOS Technology., , und . ISCAS, Seite 1-4. IEEE, (2019)A Calibration Technique for P-SSHI-Phi Interface for Piezoelectric Energy Harvesting., , , und . ISCAS, Seite 1-5. IEEE, (2020)F3: Silicon Technologies in the Fight Against Pandemics - From Point of Care to Computational Epidemiology., , , , , , , , , und . ISSCC, Seite 520-524. IEEE, (2021)CMOS LC oscillator using variable mean frequency., , und . CICC, Seite 147-150. IEEE, (2003)A 1.4-pJ/b, power-scalable 16×12-Gb/s source-synchronous I/O with DFE receiver in 32nm SOI CMOS technology., , , , , , , , , und 6 andere Autor(en). CICC, Seite 1-4. IEEE, (2014)A 28Gb/s 4-tap FFE/15-tap DFE serial link transceiver in 32nm SOI CMOS technology., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 324-326. IEEE, (2012)Minimizing the Supply Sensitivity of a CMOS Ring Oscillator Through Jointly Biasing the Supply and Control Voltages., , und . IEEE J. Solid State Circuits, 44 (9): 2488-2495 (2009)7.7 A 2.16pJ/b 112Gb/s PAM-4 Transceiver with Time-Interleaved 2b/3b ADCs and Unbalanced Baud-Rate CDR for XSR Applications in 28nm CMOS., , , , , und . ISSCC, Seite 136-138. IEEE, (2024)