Autor der Publikation

Architecting Selective Refresh based Multi-Retention Cache for Heterogeneous System (ARMOUR).

, , und . DAC, Seite 1-6. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

BISDU: A Bit-Serial Dot-Product Unit for Microcontrollers., , und . ACM Trans. Embed. Comput. Syst., 22 (5): 79:1-79:22 (September 2023)Power-Efficient Computer Architectures: Recent Advances, , und . Synthesis Lectures on Computer Architecture Morgan & Claypool Publishers, (2014)Efficient invisible speculative execution through selective delay and value prediction., , , , und . ISCA, Seite 723-735. ACM, (2019)Double Throughput Multiply-Accumulate unit for FlexCore processor enhancements., , und . IPDPS, Seite 1-7. IEEE, (2009)Architecting Selective Refresh based Multi-Retention Cache for Heterogeneous System (ARMOUR)., , und . DAC, Seite 1-6. IEEE, (2023)STIFF: thermally safe temperature effect inversion aware FinFET based multi-core., , und . CF, Seite 21-29. ACM, (2022)A low-leakage twin-precision multiplier using reconfigurable power gating., , , und . ISCAS (2), Seite 1654-1657. IEEE, (2005)Optimizing Bit-Serial Matrix Multiplication for Reconfigurable Computing., , , , und . ACM Trans. Reconfigurable Technol. Syst., 12 (3): 15:1-15:24 (2019)On Value Recomputation to Accelerate Invisible Speculation., , , , , , , und . CoRR, (2021)A High-Speed, Energy-Efficient Two-Cycle Multiply-Accumulate (MAC) Architecture and Its Application to a Double-Throughput MAC Unit., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 57-I (12): 3073-3081 (2010)