( en | de | ru )

 

Disambiguierung von "Gherman, Valentin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Deterministic logic BIST for transition fault testing.

, , , und . IET Comput. Digit. Tech., 1 (3): 180-186 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Valentin Gherman

Bogdan Gherman

Ilia Gherman

Valentin Döring

Heinrich Valentin

 

Weitere Publikationen von Autoren mit dem selben Namen

Deterministic logic BIST for transition fault testing., , , und . IET Comput. Digit. Tech., 1 (3): 180-186 (2007)Efficient Pattern Mapping for Deterministic Logic BIST., , , , , und . ITC, Seite 48-56. IEEE Computer Society, (2004)Error-correction schemes with erasure information for fast memories., und . ETS, Seite 1-6. IEEE Computer Society, (2013)Error Correction Schemes with Erasure Information for Fast Memories., , und . J. Electron. Test., 30 (2): 183-192 (2014)System-level hardware-based protection of memories against soft-errors., , , , und . DATE, Seite 1222-1225. IEEE, (2009)Error prediction based on concurrent self-test and reduced slack time., , , , und . DATE, Seite 1626-1631. IEEE, (2011)Shadow-scan design with low latency overhead and in-situ slack-time monitoring., , , , , , und . ETS, Seite 1-6. IEEE, (2014)Improvement of the tolerated raw bit error rate in NAND flash-based SSDs with the help of embedded statistics., , , , und . ITC, Seite 1-9. IEEE, (2017)Programmable extended SEC-DED codes for memory errors., , , und . VTS, Seite 140-145. IEEE Computer Society, (2011)Deterministic Logic BIST for Transition Fault Testing., , , und . ETS, Seite 123-130. IEEE Computer Society, (2006)