( en | de | ru )

 

Disambiguierung von "He, Lei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Temperature and supply Voltage aware performance and power modeling at microarchitecture level.

, , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 24 (7): 1042-1053 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lei Lei

Lei Lei

Lei Wang

Lei Wang

Lei Zhao

 

Weitere Publikationen von Autoren mit dem selben Namen

A Coarse-to-fine Classification for Motion Blur Kernel Size Estimation with Cascaded Neural Networks., , und . ASICON, Seite 1-4. IEEE, (2019)The Compound Binomial Risk Model with Randomly Charging Premiums and Paying Dividends to Shareholders., und . J. Appl. Math., (2013)Fast dual-vdd buffering based on interconnect prediction and sampling., , , und . SLIP, Seite 95-102. ACM, (2007)FPGA area reduction by multi-output function based sequential resynthesis., , , und . DAC, Seite 24-29. ACM, (2008)Simultaneous time slack budgeting and retiming for dual-Vdd FPGA power reduction., , , und . DAC, Seite 478-483. ACM, (2006)Rewiring for robustness., , , und . DAC, Seite 469-474. ACM, (2010)Modeling and synthesis of multiport transmission line for multichannel communication., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (9): 1664-1676 (2006)Wideband passive multiport model order reduction and realization of RLCM circuits., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (8): 1496-1509 (2006)Dual-Vdd Interconnect With Chip-Level Time Slack Allocation for FPGA Power Reduction., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (10): 2023-2034 (2006)Theory and algorithm of local-refinement-based optimization with application to device and interconnect sizing., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (4): 406-420 (1999)