( en | de | ru )

 

Disambiguierung von "Hellebrand, Sybille"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Variation-Aware Test for Logic Interconnects using Neural Networks - A Case Study.

, , , und . DFT, Seite 1-6. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sybille Hellebrand

Sybille Hellebrand

Sybille Hellebrand

Sybille Hellebrand

Sybille Hellebrand

 

Weitere Publikationen von Autoren mit dem selben Namen

Synthesis of Self-Testable Controllers., und . EDAC-ETC-EUROASIC, Seite 580-585. IEEE Computer Society, (1994)Fast Self-Recovering Controllers., , und . VTS, Seite 296-302. IEEE Computer Society, (1998)Are Robust Circuits Really Robust?, und . DFT, Seite 77-77. IEEE Computer Society, (2009)Variation-Aware Test for Logic Interconnects using Neural Networks - A Case Study., , , und . DFT, Seite 1-6. IEEE, (2020)The Impact of Manufacturing Defects on the Fault Tolerance of TMR-Systems., und . DFT, Seite 101-108. IEEE Computer Society, (2010)Analyzing and quantifying fault tolerance properties.. LATW, Seite 1. IEEE Computer Society, (2013)Efficient Online and Offline Testing of Embedded DRAMs., , , , und . IEEE Trans. Computers, 51 (7): 801-809 (2002)Synthese vollstaendig testbarer Schaltungen. Karlsruhe University, Germany, (1991)base-search.net (ftubkarlsruhe:oai:EVASTAR-Karlsruhe.de:25491).Analyzing Test and Repair Times for 2D Integrated Memory Built-in Test and Repair., , und . DDECS, Seite 185-190. IEEE Computer Society, (2007)Design-for-FAST: Supporting X-tolerant compaction during Faster-than-at-Speed Test., und . DDECS, Seite 35-41. IEEE, (2017)