( en | de | ru )

 

Disambiguierung von "Martina, Maurizio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
CarSNN: An Efficient Spiking Neural Network for Event-Based Autonomous Cars on the Loihi Neuromorphic Research Processor.

, , , , und . IJCNN, Seite 1-10. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Maurizio Podda

Maurizio Zanazzi

Maurizio Venturini

Maurizio Serva

Maurizio Podda

 

Weitere Publikationen von Autoren mit dem selben Namen

Turbo NOC: a framework for the design of Network On Chip based turbo decoder architectures, und . CoRR, (2009)A power-scalable motion estimation coprocessor for energy constrained applications., , , und . ISSPA (2), Seite 603-604. IEEE, (2003)0-7803-7946-2.A Low Cost ALS and VLC Circuit for Solid State Lighting., und . ApplePies, Seite 461-467. Springer, (2018)A Low Cost Open Platform for Development and Performance Evaluation of IoT and IIoT Systems., und . ApplePies, Volume 1110 von Lecture Notes in Electrical Engineering, Seite 155-161. Springer, (2023)A Low Cost Compact Output Amplifier for Multichannel Muscle Stimulation., und . ApplePies, Volume 866 von Lecture Notes in Electrical Engineering, Seite 293-299. Springer, (2021)An all-digital spike-based ultra-low-power IR-UWB dynamic average threshold crossing scheme for muscle force wireless transmission., , , , , , und . DATE, Seite 1479-1484. ACM, (2015)Optimizing the transform complexity-quality tradeoff for hardware-accelerated HEVC video coding., , , , und . DASIP, Seite 1-6. IEEE, (2015)System on chip.. Polytechnic University of Turin, Italy, (2004)Hardware architecture for CRYSTALS-Kyber post-quantum cryptographic SHA-3 primitives., , und . PRIME, Seite 209-212. IEEE, (2023)A Multi-Precision Bit-Serial Hardware Accelerator IP for Deep Learning Enabled Internet-of-Things., , und . MWSCAS, Seite 192-197. IEEE, (2021)