Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 3-GS/s 5-bit Flash ADC with wideband input buffer amplifier., , , und . VLSI-DAT, Seite 1-4. IEEE, (2013)20.4 A fully integrated single-chip 60GHz CMOS transceiver with scalable power consumption for proximity wireless communication., , , , , , , , , und 10 andere Autor(en). ISSCC, Seite 348-349. IEEE, (2014)A 1V 10b 125MSample/s A/D Converter Using Cascade Amp-Sharing and Capacitance Coupling Techniues., , und . ISCAS, Seite 1031-1034. IEEE, (2006)A single-slope based low-noise ADC with input-signal-dependent multiple sampling scheme for CMOS image sensors., , , und . ISCAS, Seite 357-360. IEEE, (2015)All-digital background calibration for time-interleaved ADC using pseudo aliasing signal., , , und . ISCAS, Seite 1050-1053. IEEE, (2012)A digitally skew correctable multi-phase clock generator using a master-slave DLL., , , und . ISCAS (1), Seite 105-108. IEEE, (2003)An area-efficient sampling rate converter using negative feedback technique., , , und . ISCAS, Seite 1922-1925. IEEE, (2008)A 10-b 30-MS/s low-power pipelined CMOS A/D converter using a pseudodifferential architecture., , und . IEEE J. Solid State Circuits, 38 (2): 369-373 (2003)Design of Parallel Image Compression Circuits for High-speed CMOS Image Sensors., , , und . Inf. Media Technol., 2 (3): 704-712 (2007)A Wide Bandwidth Analog Baseband Circuit for 60-GHz Proximity Wireless Communication Receiver in 65-nm CMOS., , , , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 98-A (2): 492-499 (2015)