( en | de | ru )

 

Disambiguierung von "Elkholy, Ahmed"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
8.6 A 2.5-to-5.75GHz 5mW 0.3psrms-jitter cascaded ring-based digital injection-locked clock multiplier in 65nm CMOS.

, , , , und . ISSCC, Seite 152-153. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hassan Elkholy

Shereen Elkholy

Mohamed Aly Elkholy

Ahmed Fattah Ahmed Ahmed

Rafiq Ahmed

 

Weitere Publikationen von Autoren mit dem selben Namen

A 3.7 mW Low-Noise Wide-Bandwidth 4.5 GHz Digital Fractional-N PLL Using Time Amplifier-Based TDC., , , , und . IEEE J. Solid State Circuits, 50 (4): 867-881 (2015)A 12-Gb/s -16.8-dBm OMA Sensitivity 23-mW Optical Receiver in 65-nm CMOS., , , , , , und . IEEE J. Solid State Circuits, 53 (2): 445-457 (2018)23.1 A 16Mb/s-to-8Gb/s 14.1-to-5.9pJ/b source synchronous transceiver using DVFS and rapid on/off in 65nm CMOS., , , , , , , , , und . ISSCC, Seite 398-399. IEEE, (2016)A 2.8mW/Gb/s 14Gb/s serial link transceiver in 65nm CMOS., , , , , , , , und . VLSIC, Seite 352-. IEEE, (2015)Digital enhancement techniques for fractional-N frequency synthesizers. University of Illinois Urbana-Champaign, USA, (2016)A 5GHz 245fsrms 8mW Ring Oscillator-based Digital Frequency Synthesizer., , , , und . CICC, Seite 1-4. IEEE, (2019)A 45-75MHz 197-452µW oscillator with 164.6dB FoM and 2.3psrms period jitter in 65nm CMOS., , , , , , , und . CICC, Seite 1-4. IEEE, (2017)A 1.6ps peak-INL 5.3ns range two-step digital-to-time converter in 65nm CMOS., , , , und . CICC, Seite 1-4. IEEE, (2018)8.6 A 2.5-to-5.75GHz 5mW 0.3psrms-jitter cascaded ring-based digital injection-locked clock multiplier in 65nm CMOS., , , , und . ISSCC, Seite 152-153. IEEE, (2017)A 5GHz 370fsrms 6.5mW clock multiplier using a crystal-oscillator frequency quadrupler in 65nm CMOS., , , , , und . ISSCC, Seite 392-394. IEEE, (2018)