Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Channel Library for Asynchronous Circuit Design Supporting Mixed-Mode Modeling., , und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 301-310. Springer, (2004)Reconfiguration in FPGA-based multi-core platforms for hard real-time applications., , und . ReCoSoC, Seite 1-8. IEEE, (2016)Design of delay insensitive circuits using multi-ring structures., , und . EURO-DAC, Seite 15-20. IEEE Computer Society Press, (1992)S4NOC: a minimalistic network-on-chip for real-time multicores., , und . NoCArc@MICRO, Seite 8:1-8:6. ACM, (2019)A Time-predictable TTEthenet Node., , , und . ISORC, Seite 229-233. IEEE, (2019)Towards a tailored mixed-precision sub-8-bit quantization scheme for Gated Recurrent Units using Genetic Algorithms., , , , , und . CoRR, (2024)Future directions in clocking multi-ghz systems., und . ISLPED, Seite 219. ACM, (2002)A Neural Network Engine for Resource Constrained Embedded Systems., , , , und . ACSSC, Seite 125-131. IEEE, (2020)Models of Communication for Multicore Processors., , und . ISORC Workshops, Seite 9-16. IEEE Computer Society, (2015)A light-weight statically scheduled network-on-chip., , und . NORCHIP, Seite 1-6. IEEE, (2012)