( en | de | ru )

 

Disambiguierung von "El-Maleh, Aiman H."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Testability Implications of Performance-Driven Logic Synthesis.

, , , und . IEEE Des. Test Comput., 12 (2): 32-39 (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Aiman Ibrahim

Doris Malehsa

Laila El Aimani

Aiman Sallat

Aiman Alken

 

Weitere Publikationen von Autoren mit dem selben Namen

A probabilistic pairwise swap search state assignment algorithm for sequential circuit optimization.. Integr., (2017)Efficient test compression technique based on block merging.. IET Comput. Digit. Tech., 2 (5): 327-335 (2008)Test data compression for system-on-a-chip using extended frequency-directed run-length code.. IET Comput. Digit. Tech., 2 (3): 155-163 (2008)Efficient Static Compaction Techniques for Sequential Circuits Based on Reverse-Order Restoration and Test Relaxation., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (11): 2556-2564 (2006)A static test compaction technique for combinational circuits based on independent fault clustering., und . ICECS, Seite 1316-1319. IEEE, (2003)On efficient extraction of partially specified test sets for synchronous sequential circuits., und . ISCAS (5), Seite 545-548. IEEE, (2003)A Fast Sequential Learning Technique for Real Circuits with Application to Enhancing ATPG Performance., , und . DAC, Seite 625-631. ACM Press, (1998)A Fault Tolerance Technique for Combinational Circuits Based on Selective-Transistor Redundancy., , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (1): 224-237 (2017)Time redundancy and gate sizing soft error-tolerant based adder design., und . Integr., (2021)Finite state machine-based fault tolerance technique with enhanced area and power of synthesised sequential circuits.. IET Comput. Digit. Tech., 11 (4): 159-164 (2017)