Autor der Publikation

SynchroTrace: Synchronization-Aware Architecture-Agnostic Traces for Lightweight Multicore Simulation of CMP and HPC Workloads.

, , , , , , , und . ACM Trans. Archit. Code Optim., 15 (1): 2:1-2:26 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The Velox Transactional Memory Stack., , , , , , , , , und 14 andere Autor(en). IEEE Micro, 30 (5): 76-87 (2010)BRB: Mitigating Branch Predictor Side-Channels., , , , , und . HPCA, Seite 466-477. IEEE, (2019)Accurate and Stable Run-Time Power Modeling for Mobile and Embedded CPUs., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (1): 106-119 (2017)SynchroTrace: Synchronization-Aware Architecture-Agnostic Traces for Lightweight Multicore Simulation of CMP and HPC Workloads., , , , , , , und . ACM Trans. Archit. Code Optim., 15 (1): 2:1-2:26 (2018)The TURBO Diaries: Application-controlled Frequency Scaling Explained., , , , , und . Software Engineering & Management, Volume P-239 von LNI, Seite 141-142. GI, (2015)Delegated persist ordering., , , , , , , und . MICRO, Seite 58:1-58:13. IEEE Computer Society, (2016)Software Wear Management for Persistent Memories., , , , , , und . FAST, Seite 45-63. USENIX Association, (2019)Relaxed Persist Ordering Using Strand Persistency., , , , , und . ISCA, Seite 652-665. IEEE, (2020)The gem5 Simulator: Version 20.0+., , , , , , , , , und 63 andere Autor(en). CoRR, (2020)Persistent Atomics for Implementing Durable Lock-Free Data Structures for Non-Volatile Memory (Brief Announcement)., und . SPAA, Seite 309-311. ACM, (2019)