( en | de | ru )

 

Disambiguierung von "Sapatnekar, Sachin S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Aging of Current DACs and its Impact in Equalizer Circuits.

, , , und . IRPS, Seite 1-6. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sachin Arora

Sachin Deshmukh

Sachin Kinge

Sachin Kumar

Sachin Chhatwani

 

Weitere Publikationen von Autoren mit dem selben Namen

Statistical Timing Analysis.. Encyclopedia of Algorithms, (2016)MINFLOTRANSIT: min-cost flow based transistor sizing tool., , und . DAC, Seite 649-664. ACM, (2000)NeuPart: Using Analytical Models to Drive Energy-Efficient Partitioning of CNN Computations on Cloud-Connected Mobile Clients., , und . IEEE Trans. Very Large Scale Integr. Syst., 28 (8): 1844-1857 (2020)Placement and Routing in 3D Integrated Circuits., , , , , , und . IEEE Des. Test Comput., 22 (6): 520-531 (2005)Book Review: An Assay of Biochips.. IEEE Des. Test Comput., 24 (4): 402-403 (2007)Building your yield of dreams.. IEEE Des. Test Comput., 25 (2): 194-195 (2008)Thermal and IR Drop Analysis Using Convolutional Encoder-Decoder Networks., , , , , und . CoRR, (2020)Congestion-aware topology optimization of structured power/ground networks., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 24 (5): 683-695 (2005)Utilizing the retiming-skew equivalence in a practical algorithm for retiming large circuits., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 15 (10): 1237-1248 (1996)A practical methodology for early buffer and wire resource allocation., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 22 (5): 573-583 (2003)