( en | de | ru )

 

Disambiguierung von "Moshovos, Andreas"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Bit-Tactical: Exploiting Ineffectual Computations in Convolutional Neural Networks: Which, Why, and How.

, , , , , , , und . CoRR, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andreas

Andreas Sarcletti

Die Bedeutung von Praktika und studentischen Erwerbstätigkeiten für den Berufseinstieg.. Uni Bamberg, (2009)

Andreas Ströhl

Die Geste Mensch: Vilém Flussers Kulturtheorie als kommunikationsphilosophischer Zukunftsentwurf. Uni Marburg, (2009)

Andreas Nerlich

Lebensumstände und Krankheiten einer mittelalterlich bis neuzeitlichen Bevölkerung Südddeutschlands: paläopathologische Untersuchungen. Uni München, (2009)

Andreas Edelmann

Direkte Empfindlichkeitsprüfung von Bakterien aus positiven Blutkulturen: genügt die Zuverlässigkeit der Agardiffusionsmethode den klinischen Anforderungen?. Uni Ulm, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

Optimizing Memory Translation Emulation in Full System Emulators., , , und . ACM Trans. Archit. Code Optim., 11 (4): 60:1-60:24 (2014)SPREX: A soft processor with Runahead execution., und . ReConFig, Seite 1-7. IEEE, (2012)A dual grain hit-miss detector for large die-stacked DRAM caches., , , , , und . DATE, Seite 89-92. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Reducing Memory Latency via Read-after-Read Memory Dependence Prediction., und . IEEE Trans. Computers, 51 (3): 313-326 (2002)Streamlining Inter-Operation Memory Communication via Data Dependence Prediction., und . MICRO, Seite 235-245. ACM/IEEE Computer Society, (1997)A Building Block for Coarse-Grain Optimizations in the On-Chip Memory Hierarchy., und . IEEE Comput. Archit. Lett., 6 (2): 33-36 (2007)Dynamic Stripes: Exploiting the Dynamic Precision Requirements of Activation Values in Neural Networks., , , und . CoRR, (2017)Reducing OLTP instruction misses with thread migration., , , und . DaMoN, Seite 9-15. ACM, (2012)A physical level study and optimization of CAM-based checkpointed register alias table., , und . ISLPED, Seite 233-236. ACM, (2008)On the latency, energy and area of checkpointed, superscalar register alias tables., , , , und . ISLPED, Seite 379-382. ACM, (2007)