( en | de | ru )

 

Disambiguierung von "Girard, Patrick"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On the Comparison of Different ATPG Approaches for Approximate Integrated Circuits.

, , , , und . DDECS, Seite 85-90. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Benoît Girard

Pierre Girard

Jules Girard

Adrien Girard

Yann Girard

 

Weitere Publikationen von Autoren mit dem selben Namen

Designs of Two Quadruple-Node-Upset Self-Recoverable Latches for Highly Robust Computing in Harsh Radiation Environments., , , , , , und . IEEE Trans. Aerosp. Electron. Syst., 59 (3): 2885-2897 (Juni 2023)Delay-Fault Diagnosis by Critical-Path Tracing., , und . IEEE Des. Test Comput., 9 (4): 27-32 (1992)From onions to broccoli: generalizing Lewis' counterfactual logic.. J. Appl. Non Class. Logics, 17 (2): 213-229 (2007)DOVA PRO: A Dynamic Overwriting Voltage Adjustment Technique for STT-MRAM L1 Cache Considering Dielectric Breakdown Effect., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (7): 1325-1334 (2021)Nonvolatile Latch Designs With Node-Upset Tolerance and Recovery Using Magnetic Tunnel Junctions and CMOS., , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 32 (1): 116-127 (Januar 2024)Everything Else Being Equal: A Modal Logic for Ceteris Paribus Preferences., , und . J. Philosophical Logic, 38 (1): 83-125 (2009)Design of a Sextuple Cross-Coupled SRAM Cell with Optimized Access Operations for Highly Reliable Terrestrial Applications., , , , , , , und . ATS, Seite 55-60. IEEE, (2019)Logical dynamics of belief change in the community., , und . Synthese, 191 (11): 2403-2431 (2014)Effect-cause intra-cell diagnosis at transistor level., , , , , , und . ISQED, Seite 460-467. IEEE, (2013)Structural-Based Power-Aware Assignment of Don't Cares for Peak Power Reduction during Scan Testing., , , , , und . VLSI-SoC, Seite 403-408. IEEE, (2006)