( en | de | ru )

 

Disambiguierung von "Wei, Shaojun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1/2.5 inch VGA 400 fps CMOS Image Sensor With High Sensitivity for Machine Vision.

, , , , und . IEEE J. Solid State Circuits, 49 (10): 2342-2351 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shaojun Lu

Shaojun Tong

Wei Wei

Wei Wei

Wei Wei

 

Weitere Publikationen von Autoren mit dem selben Namen

Mixed-granularity parallel coarse-grained reconfigurable architecture., , , , , , , , , und 2 andere Autor(en). DAC, Seite 343-348. ACM, (2022)MC-CIM: a reconfigurable computation-in-memory for efficient stereo matching cost computation., , , , und . DAC, Seite 457-462. ACM, (2022)GraphABCD: Scaling Out Graph Analytics with Asynchronous Block Coordinate Descent., , , , , , und . ISCA, Seite 419-432. IEEE, (2020)Joint affine transformation and loop pipelining for mapping nested loop on CGRAs., , , , und . DATE, Seite 115-120. ACM, (2015)Bit-Width Based Resource Partitioning for CNN Acceleration on FPGA., , , , und . FCCM, Seite 31. IEEE Computer Society, (2017)Aggressive Pipelining of Irregular Applications on Reconfigurable Hardware., , , , , und . ISCA, Seite 575-586. ACM, (2017)Energy-aware loops mapping on multi-vdd CGRAs without performance degradation., , , und . ASP-DAC, Seite 312-317. IEEE, (2017)AEPE: An area and power efficient RRAM crossbar-based accelerator for deep CNNs., , , , , , , , , und . NVMSA, Seite 1-6. IEEE, (2017)A Lifetime Reliability-Constrained Runtime Mapping for Throughput Optimization in Many-Core Systems., , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (9): 1771-1784 (2019)Efficient Scheduling of Irregular Network Structures on CNN Accelerators., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (11): 3408-3419 (2020)