( en | de | ru )

 

Disambiguierung von "Soga, Takashi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Performance Evaluation of Different Implementation Schemes of an Iterative Flow Solver on Modern Vector Machines.

, , , , , , , , und . Supercomput. Front. Innov., 6 (1): 36-47 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Takashi Seki

Marion Soganci

Takashi Iwata

Takashi Numaguchi

Takashi Tsuno

 

Weitere Publikationen von Autoren mit dem selben Namen

I/O Performance Evaluation of a Memory-Saving DNS Code on SX-Aurora TSUBASA., , , , , , , , und . IPDPS Workshops, Seite 692-696. IEEE, (2023)First Experiences with NEC SX-9., , , , , , und . High Performance Computing on Vector Systems, Springer, (2008)Performance evaluation of NEC SX-9 using real science and engineering applications., , , , , , , und . SC, ACM, (2009)Implications of Memory Performance for Highly Efficient Supercomputing of Scientific Applications., , , , und . ISPA, Volume 4330 von Lecture Notes in Computer Science, Seite 845-858. Springer, (2006)Effects of MSHR and Prefetch Mechanisms on an On-Chip Cache of the Vector Architecture., , , , , , und . ISPA, Seite 335-342. IEEE Computer Society, (2008)The Mega-Pixel Digital Still Camera., und . PICS, Seite 62-63. IS&T - The Society for Imaging Science and Technology, (1998)Performance Evaluation of Different Implementation Schemes of an Iterative Flow Solver on Modern Vector Machines., , , , , , , , und . Supercomput. Front. Innov., 6 (1): 36-47 (2019)Vectorization-Aware Loop Optimization with User-Defined Code Transformations., , , , , , und . CLUSTER, Seite 685-692. IEEE Computer Society, (2017)Effects of Using a Memory Stalled Core for Handling MPI Communication Overlapping in the SOR Solver on SX-ACE and SX-Aurora TSUBASA., , , , , , und . Supercomput. Front. Innov., 7 (4): 4-15 (2020)A shared cache for a chip multi vector processor., , , , , , und . MEDEA@PACT, Seite 24-29. ACM, (2008)