( en | de | ru )

 

Disambiguierung von "Inti, Rajesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 1.5GHz 1.35mW -112dBc/Hz in-band noise digital phase-locked loop with 50fs/mV supply-noise sensitivity.

, , , und . VLSIC, Seite 188-189. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rajesh Saiju

Hybrid Power System Modelling - Simulation and Energy Management Unit Development. Uni Kassel, (2008)

Inti Schubert

Inti Lehmann

Rajesh Chitta

Rajesh Saiju

 

Weitere Publikationen von Autoren mit dem selben Namen

A highly digital 0.5-to-4Gb/s 1.9mW/Gb/s serial-link transceiver using current-recycling in 90nm CMOS., , , , , , und . ISSCC, Seite 152-154. IEEE, (2011)A 16mW 78dB-SNDR 10MHz-BW CT-ΔΣ ADC using residue-cancelling VCO-based quantizer., , , , , , und . ISSCC, Seite 152-154. IEEE, (2012)A 0.5-to-0.75V, 3-to-8 Gbps/lane, 385-to-790 fJ/b, bi-directional, quad-lane forwarded-clock transceiver in 22nm CMOS., , , , , , und . VLSIC, Seite 346-. IEEE, (2015)A Scalable 32-56 Gb/s 0.56-1.28 pJ/b Voltage-Mode VCSEL-Based Optical Transmitter in 28-nm CMOS., , , , , , , , und . IEEE J. Solid State Circuits, 57 (3): 757-766 (2022)A Low-Power Bidirectional Link With a Direct Data-Sequencing Blind Oversampling CDR., , , , und . IEEE J. Solid State Circuits, 54 (6): 1669-1681 (2019)Digital clock and data recovery circuit design: Challenges and tradeoffs., , und . CICC, Seite 1-8. IEEE, (2011)A 1.5GHz 1.35mW -112dBc/Hz in-band noise digital phase-locked loop with 50fs/mV supply-noise sensitivity., , , und . VLSIC, Seite 188-189. IEEE, (2012)A 1.2-5Gb/s 1.4-2pJ/b serial link in 22nm CMOS with a direct data-sequencing blind oversampling CDR., , , , und . VLSIC, Seite 350-. IEEE, (2015)A 0.4-to-3GHz digital PLL with supply-noise cancellation using deterministic background calibration., , , , und . ISSCC, Seite 92-94. IEEE, (2011)A 16-mW 78-dB SNDR 10-MHz BW CT Delta Sigma ADC Using Residue-Cancelling VCO-Based Quantizer., , , , , , und . IEEE J. Solid State Circuits, 47 (12): 2916-2927 (2012)