Autor der Publikation

Wooden Framed House Structural Health Monitoring by System Identification and Damage Detection under Dynamic Motion with Artificial Intelligence Sensor using a Model of House including Braces.

, , , und . CIVEMSA, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Electric-energy generation using variable-capacitive resonator for power-free LSI: efficiency analysis and fundamental experiment., , , , , , und . ISLPED, Seite 193-198. ACM, (2003)Scalable Spin-Transfer Torque RAM Technology for Normally-Off Computing.. IEEE Des. Test Comput., 28 (1): 52-63 (2011)Scalable Fully-Coupled Annealing Processing System Implementing 4096 Spins Using 22nm CMOS LSI., , und . IEEE Access, (2024)A large-scale and low-power CAM architecture featuring a one-hot-spot block code for IP-address lookup in a network router., , , , und . IEEE J. Solid State Circuits, 40 (4): 853-861 (2005)A 32-Mb SPRAM With 2T1R Memory Cell, Localized Bi-Directional Write Driver and '1'/'0' Dual-Array Equalized Reference Scheme., , , , , , , , , und 4 andere Autor(en). IEEE J. Solid State Circuits, 45 (4): 869-879 (2010)Bit-line clamped sensing multiplex and accurate high voltage generator for quarter-micron flash memories., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 31 (11): 1590-1600 (1996)Review and future prospects of low-voltage RAM circuits., , , und . IBM J. Res. Dev., 47 (5-6): 525-552 (2003)On-chip base sequencing using a two-stage reaction-control scheme: 3.6-times-faster and 1/100-reduced-data-volume ISFET-based DNA sequencer., , , , , und . BioCAS, Seite 178-181. IEEE, (2013)SPRAM (SPin-transfer torque RAM) design and its impact on digital systems., , , und . ICECS, Seite 1011-1014. IEEE, (2007)Low-voltage limitations of deep-sub-100-nm CMOS LSIs: view of memory designers., , und . ACM Great Lakes Symposium on VLSI, Seite 529-533. ACM, (2007)