( en | de | ru )

 

Disambiguierung von "El-Kharashi, M. Watheq"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On Error Injection for NoC Platforms: A UVM-Based Generic Verification Environment.

, , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (5): 1137-1150 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Toufic M el Masri

Safaa M Afifi el- Scheikh

El Tayeb M A Beschir

Ould Abdallahi M El-Moctar

El Miloudi El Mechaouri

 

Weitere Publikationen von Autoren mit dem selben Namen

Analog layout constraints resolution and shape function generation using Satisfiability Modulo Theories., , , , und . DTIS, Seite 1-6. IEEE, (2015)MPC-On-Chip: An Embedded GPC Coprocessor for Automotive Active Suspension Systems., , und . IEEE Embed. Syst. Lett., 2 (2): 31-34 (2010)On Error Injection for NoC Platforms: A UVM-Based Generic Verification Environment., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (5): 1137-1150 (2020)A Platform for Placement of Analog Integrated Circuits Using Satisfiability Modulo Theories., , , , und . Journal of Circuits, Systems, and Computers, 25 (5): 1650047:1-1650047:31 (2016)A robust stack folding approach for Java processors: an operand extraction-based algorithm., , und . J. Syst. Archit., 47 (8): 697-726 (2001)On kernel acceleration of electromagnetic solvers via hardware emulation., , , , , , , , und . Comput. Electr. Eng., (2015)Digital ASIC Implementation of RISC-V: OpenLane and Commercial Approaches in Comparison., , , und . MWSCAS, Seite 498-502. IEEE, (2021)Adaptation of PAM4 Serial Link Transceiver Equalizers using Eye Diagram Monitoring., , , , und . ICM, Seite 148-152. IEEE, (2021)Optimized FPGA Architecture for Machine Learning Applications using Posit Multipliers., , und . ICM, Seite 50-53. IEEE, (2022)A Novel Architecture of CXL Protocol Data Link Layer for Low Latency Memory Access., , , , , und . ICM, Seite 298-303. IEEE, (2023)