Autor der Publikation

Semi-Automatic Composition of Loop Transformations for Deep Parallelism and Memory Hierarchies.

, , , , , , und . Int. J. Parallel Program., 34 (3): 261-317 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Joint scheduling and layout optimization to enable multi-level vectorization, , , und . IMPACT, Paris, France, (2012)MLIR: Scaling Compiler Infrastructure for Domain Specific Computation., , , , , , , , , und . CGO, Seite 2-14. IEEE, (2021)Openly revisiting derivative-free optimization., , , , , , und . GECCO (Companion), Seite 267-268. ACM, (2019)Efficient and scalable computations with sparse tensors., , , und . HPEC, Seite 1-6. IEEE, (2012)Progressive Raising in Multi-level IR., , , , , , und . CGO, Seite 15-26. IEEE, (2021)Trading off memory for parallelism quality, , , , , und . International Workshop on Polyhedral Compilation Techniques, IMPACT, (2012)Training Language Models Using Target-Propagation., , , , , , und . CoRR, (2017)Memory reuse optimizations in the R-Stream compiler., , , und . GPGPU@ASPLOS, Seite 42-53. ACM, (2013)Structured Operations: Modular Design of Code Generators for Tensor Compilers., , , , , , , , , und 2 andere Autor(en). LCPC, Volume 13829 von Lecture Notes in Computer Science, Seite 141-156. Springer, (2022)Re-Introduction of communication-avoiding FMM-accelerated FFTs with GPU acceleration., , , , und . HPEC, Seite 1-6. IEEE, (2013)