( en | de | ru )

 

Disambiguierung von "Sato, Shimpei"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Pattern-Based Systematic Task Mapping for Many-Core Processors.

, , , , und . ICNC, Seite 173-178. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shimpei Ishiyama

Makoto Sato

Nobuko Sato

Fujio Sato

Satô Saburô

 

Weitere Publikationen von Autoren mit dem selben Namen

ArchHDL: A Novel Hardware RTL Design Environment in C++., und . ARC, Volume 9040 von Lecture Notes in Computer Science, Seite 53-64. Springer, (2015)Tiny On-Chip Memory Realization of Weight Sparseness Split-CNNs on Low-end FPGAs., , und . FCCM, Seite 229. IEEE, (2020)A Low Area Overhead Design Method for High-Performance General-Synchronous Circuits with Speculative Execution., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 102-A (12): 1760-1769 (2019)Humanoid Walking System with CNN-Based Uneven Terrain Recognition and Landing Control with Swing-Leg Velocity Constraints., , , , und . IROS, Seite 10382-10389. (2023)Exana: an execution-driven application analysis tool for assisting productive performance tuning., , und . SEPS@SPLASH, Seite 1-10. ACM, (2015)Robust Humanoid Walking System Considering Recognized Terrain and Robots' Balance., , , , , und . IROS, Seite 8298-8305. IEEE, (2022)Demonstration of Object Detection for Event-Driven Cameras on FPGAs and GPUs., , und . FPL, Seite 461-462. IEEE Computer Society, (2018)Noise Convolutional Neural Networks and FPGA Implementation., , und . ISMVL, Seite 85-90. IEEE, (2019)An FPGA Realization of OpenPose Based on a Sparse Weight Convolutional Neural Network., , , und . FPT, Seite 310-313. IEEE, (2018)A fully connected layer elimination for a binarizec convolutional neural network on an FPGA., , und . FPL, Seite 1-4. IEEE, (2017)