Autor der Publikation

MAHA: An Energy-Efficient Malleable Hardware Accelerator for Data-Intensive Applications.

, , , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (6): 1005-1016 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

SCARE: Side-Channel Analysis Based Reverse Engineering for Post-Silicon Validation., , , und . VLSI Design, Seite 304-309. IEEE Computer Society, (2012)ScanPUF: Robust ultralow-overhead PUF using scan chain., , und . ASP-DAC, Seite 626-631. IEEE, (2013)MECCA: A Robust Low-Overhead PUF Using Embedded Memory Array., , , und . CHES, Volume 6917 von Lecture Notes in Computer Science, Seite 407-420. Springer, (2011)High-temperature (>500°C) reconfigurable computing using silicon carbide NEMS switches., , , , , , , und . DATE, Seite 1065-1070. IEEE, (2011)Design and Validation for FPGA Trust under Hardware Trojan Attacks., , , , , und . IEEE Trans. Multi Scale Comput. Syst., 2 (3): 186-198 (2016)Software exploitable hardware Trojans in embedded processor., , , , und . DFT, Seite 55-58. IEEE Computer Society, (2012)MAHA: An Energy-Efficient Malleable Hardware Accelerator for Data-Intensive Applications., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (6): 1005-1016 (2015)Sequential hardware Trojan: Side-channel aware design and placement., , , , und . ICCD, Seite 297-300. IEEE Computer Society, (2011)Hardware trojan attacks in FPGA devices: threat analysis and effective counter measures., , , und . ACM Great Lakes Symposium on VLSI, Seite 287-292. ACM, (2014)