Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Balanced 3-phase analog signal processing for radio communications., , , , und . ISCAS, IEEE, (2006)6.7 A 1.2e- temporal noise 3D-stacked CMOS image sensor with comparator-based multiple-sampling PGA., , , , , , , , und . ISSCC, Seite 122-123. IEEE, (2016)26.1 A 5.5mW ADPLL-based receiver with hybrid-loop interference rejection for BLE application in 65nm CMOS., , , , , , und . ISSCC, Seite 436-437. IEEE, (2016)19.7 A 65nm CMOS ADPLL with 360µW 1.6ps-INL SS-ADC-based period-detection-free TDC., , , , , und . ISSCC, Seite 336-337. IEEE, (2016)20 mV input, 4.2 V output SIDO boost converter with low-power controller and adaptive switch size selector for thermoelectric energy harvesting., , , und . A-SSCC, Seite 9-12. IEEE, (2016)A 10-bit, 40-MS/s, 1.21 mW Pipelined SAR ADC Using Single-Ended 1.5-bit/cycle Conversion Technique., , und . IEEE J. Solid State Circuits, 46 (6): 1360-1370 (2011)A temperature-stable CMOS variable-gain amplifier with 80-dB linearly controlled gain range., , und . IEEE J. Solid State Circuits, 37 (5): 553-558 (2002)A Two-Gain-Stage Amplifier without an On-Chip Miller Capacitor in an LCD Driver IC., und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 85-A (8): 1913-1920 (2002)A 7-bit 1.5-GS/s time-interleaved SAR ADC with dynamic track-and-hold amplifier., , , und . A-SSCC, Seite 293-296. IEEE, (2011)A Fast fc Automatic Tuning Circuit with Wide Tuning Range for WCDMA Direct Conversion Receiver Systems., , , , und . IEICE Trans. Electron., 90-C (6): 1247-1252 (2007)