Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 252Kgates/4.9Kbytes SRAM/71mW multistandard video decoder for high definition video applications., , , , und . ACM Trans. Design Autom. Electr. Syst., 14 (1): 17:1-17:17 (2009)A Memory-Based Hardware Accelerator for Real-Time MPEG-4 Audio Coding and Reverberation., , und . ISCAS, Seite 1569-1572. IEEE, (2007)An Area-Efficient Variable Length Decoder IP Core Design for MPEG-1/2/4 Video Coding Applications., , , , , und . IEEE Trans. Circuits Syst. Video Technol., 16 (9): 1172-1178 (2006)18.6 A 0.5nJ/pixel 4K H.265/HEVC codec LSI for multi-format smartphone applications., , , , , , , , , und 21 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A parameterized low power design for the variable-length discrete Fourier transform using dynamic pipelining., , und . ISCAS (5), Seite 293-296. IEEE, (2003)A high performance CAVLC encoder design for MPEG-4 AVC/H.264 video coding applications., , , und . ISCAS, IEEE, (2006)A 252kgate/71mW Multi-Standard Multi-Channel Video Decoder for High Definition Video Applications., , , , , , , , und . ISSCC, Seite 282-603. IEEE, (2007)A 0.5 nJ/Pixel 4 K H.265/HEVC Codec LSI for Multi-Format Smartphone Applications., , , , , , , , , und 17 andere Autor(en). IEEE J. Solid State Circuits, 51 (1): 56-67 (2016)A high-performance MPEG4 bitstream processing core., , , , und . ICME, Seite 467-470. IEEE Computer Society, (2004)A Low Latency Memory Controller for Video Coding Systems., , , , , und . ICME, Seite 1211-1214. IEEE Computer Society, (2007)