( en | de | ru )

 

Disambiguierung von "Yoshimura, Chihiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Quantum Computer Architecture for Quantum Error Correction with Distributing Process to Multiple Temperature Layers.

, , und . candar, Seite 196-202. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tateo Yoshimura

Tadasuke Yoshimura

 

Weitere Publikationen von Autoren mit dem selben Namen

24.3 20k-spin Ising chip for combinational optimization problem with CMOS annealing., , , , , und . ISSCC, Seite 1-3. IEEE, (2015)Accelerator Chip for Ground-state Searches of Ising Model with Asynchronous Random Pulse Distribution., , , , , und . Int. J. Netw. Comput., 6 (2): 195-211 (2016)Spatial computing architecture using randomness of memory cell stability under voltage control., , , und . ECCTD, Seite 1-4. IEEE, (2013)Quantum Computer Architecture for Quantum Error Correction with Distributing Process to Multiple Temperature Layers., , und . candar, Seite 196-202. IEEE, (2023)4.6 A 144Kb Annealing System Composed of 9× 16Kb Annealing Processor Chips with Scalable Chip-to-Chip Connections for Large-Scale Combinatorial Optimization Problems., , , , , , , und . ISSCC, Seite 64-66. IEEE, (2021)Computing architecture to perform approximated simulated annealing for Ising models., , , und . ICRC, Seite 1-8. IEEE Computer Society, (2016)Response Style Characterization for Repeated Measures Using the Visual Analogue Scale., , , , , und . CoRR, (2024)A 2 ×30k-Spin Multichip Scalable Annealing Processor Based on a Processing-In-Memory Approach for Solving Large-Scale Combinatorial Optimization Problems., , , und . ISSCC, Seite 52-54. IEEE, (2019)FPGA-based Annealing Processor for Ising Model., , , und . CANDAR, Seite 436-442. IEEE Computer Society, (2016)Implementation and Evaluation of FPGA-based Annealing Processor for Ising Model by use of Resource Sharing., , , und . Int. J. Netw. Comput., 7 (2): 154-172 (2017)