( en | de | ru )

 

Disambiguierung von "Keane, John"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Adaptive Early Node Compromise Detection Scheme for Hierarchical WSNs.

, , und . IEEE Access, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Michael Keane

Roswitha John

Aaron Michael Johnson

Shincy John

Anita John

 

Weitere Publikationen von Autoren mit dem selben Namen

A 0.6 V, 1.5 GHz 84 Mb SRAM in 14 nm FinFET CMOS Technology With Capacitive Charge-Sharing Write Assist Circuitry., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 51 (1): 222-229 (2016)5.6 Mb/mm2 1R1W 8T SRAM Arrays Operating Down to 560 mV Utilizing Small-Signal Sensing With Charge Shared Bitline and Asymmetric Sense Amplifier in 14 nm FinFET CMOS Technology., , , , , , und . IEEE J. Solid State Circuits, 52 (1): 229-239 (2017)An All-In-One Silicon Odometer for Separately Monitoring HCI, BTI, and TDDB., , , und . IEEE J. Solid State Circuits, 45 (4): 817-829 (2010)An array-based Chip Lifetime Predictor macro for gate dielectric failures in core and IO FETs., , und . ESSDERC, Seite 262-265. IEEE, (2012)On-chip reliability monitors for measuring circuit degradation., , , und . Microelectron. Reliab., 50 (8): 1039-1053 (2010)An On-Chip NBTI Sensor for Measuring pMOS Threshold Voltage Degradation., , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (6): 947-956 (2010)An array-based test circuit for fully automated gate dielectric breakdown characterization., , , und . CICC, Seite 121-124. IEEE, (2008)A 0.2 V, 480 kb Subthreshold SRAM With 1 k Cells Per Bitline for Ultra-Low-Voltage Computing., , , und . IEEE J. Solid State Circuits, 43 (2): 518-529 (2008)Modeling and analysis of leakage induced damping effect in low voltage LSIs., , und . ISLPED, Seite 382-387. ACM, (2006)Statistical Leakage Estimation of Double Gate FinFET Devices Considering the Width Quantization Property., , , und . IEEE Trans. Very Large Scale Integr. Syst., 16 (2): 206-209 (2008)