( en | de | ru )

 

Disambiguierung von "Vijaykrishnan, Narayanan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The Sandbox Design Experience Course.

, , , , , und . MSE, Seite 39-40. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

P Narayanan

Hermine Narayanan

Vidya Narayanan

Narayanan Radhakrishnan

Narayanan Sundaram

 

Weitere Publikationen von Autoren mit dem selben Namen

Going Vertical: The Future of Electronics.. IEEE Micro, 39 (6): 6-7 (2019)Clone Detection in Sensor Networks with Ad Hoc and Grid Topologies., , , , und . IJDSN, 5 (3): 209-223 (2009)A scalable architecture for multi-class visual object detection., , , , und . FPL, Seite 1-8. IEEE, (2015)A hardware accelerated multilevel visual classifier for embedded visual-assist systems., , , , und . ICCAD, Seite 96-100. IEEE, (2014)An integer linear programming-based tool for wireless sensor networks., , , und . J. Parallel Distributed Comput., 65 (3): 247-260 (2005)Managing Leakage Energy in Cache Hierarchies., , , , , , und . J. Instruction-Level Parallelism, (2003)A clock power model to evaluate impact of architectural and technology optimizations., , und . IEEE Trans. Very Large Scale Integr. Syst., 10 (6): 844-855 (2002)Design considerations for databus charge recovery., , , und . IEEE Trans. Very Large Scale Integr. Syst., 9 (1): 104-106 (2001)On the Effects of Process Variation in Network-on-Chip Architectures., , , , , , und . IEEE Trans. Dependable Secur. Comput., 7 (3): 240-254 (2010)Harnessing ferroelectrics for non-volatile memories and logic., , , , , , und . ISQED, Seite 29-34. IEEE, (2017)