( en | de | ru )

 

Disambiguierung von "Bertacco, Valeria"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Bridging pre-silicon verification and post-silicon validation.

, , , , , , , , , und . DAC, Seite 94-95. ACM, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Valeria Merlo

Valeria Sordi

Valeria Mospanova

Valeria Tano

Valeria Bartsch

 

Weitere Publikationen von Autoren mit dem selben Namen

PowerRanger: Assessing circuit vulnerability to power attacks using SAT-based static analysis., und . HLDVT, Seite 54-59. IEEE Computer Society, (2009)Post-silicon debugging for multi-core designs.. ASP-DAC, Seite 255-258. IEEE, (2010)Depth-driven verification of simultaneous interfaces., , und . ASP-DAC, Seite 442-447. IEEE, (2006)STACCATO: disjoint support decompositions from BDDs through symbolic kernels., und . ASP-DAC, Seite 276-279. ACM Press, (2005)High-radix on-chip networks with low-radix routers., , und . ICCAD, Seite 289-294. IEEE, (2014)Machine learning-based anomaly detection for post-silicon bug diagnosis., , , und . DATE, Seite 491-496. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Approximating checkers for simulation acceleration., , , , , , und . DATE, Seite 153-158. IEEE, (2012)CrashTest'ing SWAT: Accurate, gate-level evaluation of symptom-based resiliency solutions., , , , , , , , und . DATE, Seite 1106-1109. IEEE, (2012)Viper: Virtual pipelines for enhanced reliability., , und . ISCA, Seite 344-355. IEEE Computer Society, (2012)Chico: An On-chip Hardware Checker for Pipeline Control Logic., , und . MTV, Seite 91-97. IEEE Computer Society, (2007)