Autor der Publikation

8T SRAM with Mimicked Negative Bit-lines and Charge Limited Sequential sense amplifier for wireless sensor nodes.

, , , , , und . ESSCIRC, Seite 531-534. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Ultra low power litho friendly local assist circuitry for variability resilient 8T SRAM., , , , , und . DATE, Seite 1042-1047. IEEE, (2012)Design-Technology Space Exploration for Energy Efficient AiMC-Based Inference Acceleration., , , , , , , und . ISCAS, Seite 1-5. IEEE, (2021)Device circuit and technology co-optimisation for FinFET based 6T SRAM cells beyond N7., , , , , , , , , und 2 andere Autor(en). ESSDERC, Seite 256-259. IEEE, (2017)STT-MRAM cell design with partial source line planes: improving the trade-off between area and series resistance., , , , , und . NVMSA, Seite 1-6. IEEE, (2015)Hardware-Based Aging Mitigation Scheme for Memory Address Decoder., , , , , , und . ETS, Seite 1-6. IEEE, (2019)Embedded SRAM design in deep deep submicron technologies., , , , und . ESSCIRC, Seite 384-391. IEEE, (2007)Mitigation of Sense Amplifier Degradation Using Skewed Design., , , , , und . DATE, Seite 1614-1617. IEEE, (2020)Demonstration of multilevel multiply accumulate operations for AiMC using engineered a-IGZO transistors-based 2T1C gain cell arrays., , , , , , , , und . IMW, Seite 1-4. IEEE, (2023)Dedicated technology threshold voltage tuning for 6T SRAM beyond N7., , , , , , , , , und 1 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2017)Charge Sharing and Charge Injection A/D Converters for Analog In-Memory Computing., , , , , und . NEWCAS, Seite 1-4. IEEE, (2021)