( en | de | ru )

 

Disambiguierung von "Siddhartha,"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Real-time Automatic Modulation Classification using RFSoC.

, , , , , und . IPDPS Workshops, Seite 82-89. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Siddhartha Chattopadhyay

Siddhartha Roy

Siddhartha Kargupta

Siddhartha Schwenzer

Siddhartha Chib

 

Weitere Publikationen von Autoren mit dem selben Namen

A quantum backpropagation multilayer perceptron (QBMLP) for predicting iron adsorption capacity of calcareous soil from aqueous solution., , und . Appl. Soft Comput., (2015)Graph Representational Learning for Internal Audit., , , , , , und . ISWC (Posters/Demos/Industry), Volume 3632 von CEUR Workshop Proceedings, CEUR-WS.org, (2023)Variation and failure characterization through pattern classification of test data from multiple test stages., , , , , , und . ITC, Seite 1-10. IEEE, (2016)Out-of-Order Dataflow Scheduling for FPGA Overlays., und . CoRR, (2017)CaffePresso: an optimized library for deep learning on embedded accelerator-based platforms., , , und . CASES, Seite 14:1-14:10. ACM, (2016)Fanout decomposition dataflow optimizations for FPGA-based Sparse LU factorization., und . FPT, Seite 252-255. IEEE, (2014)Real-time Automatic Modulation Classification using RFSoC., , , , , und . IPDPS Workshops, Seite 82-89. IEEE, (2020)eBSP: Managing NoC traffic for BSP workloads on the 16-core Adapteva Epiphany-III processor., und . DATE, Seite 73-78. IEEE, (2017)Vector FPGA acceleration of 1-D DWT computations using sparse matrix skeletons., , , und . FPL, Seite 1-4. IEEE, (2016)Dataflow optimized overlays for FPGAs. Nanyang Technological University, Singapore, (2019)