( en | de | ru )

 

Disambiguierung von "Vangal, Sriram R."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An energy harvesting wireless sensor node for IoT systems featuring a near-threshold voltage IA-32 microcontroller in 14nm tri-gate CMOS.

, , , , , , , , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sriram Rallabhandi

Sriram Varadarajan

Sriram Subramanian

Sriram Ayyaswamy

Sriram Srinivasan

 

Weitere Publikationen von Autoren mit dem selben Namen

IA-32 Processor with a Wide-Voltage-Operating Range in 32-nm CMOS., , , , und . IEEE Micro, 33 (2): 28-36 (2013)Test implications and challenges in near threshold computing special session., , , und . VTS, Seite 1. IEEE Computer Society, (2016)Introduction to the Special Section on the 2019 IEEE International Solid-State Circuits Conference (ISSCC)., und . IEEE J. Solid State Circuits, 54 (11): 2919-2920 (2019)Within-Die Variation-Aware Dynamic-Voltage-Frequency-Scaling With Optimal Core Allocation and Thread Hopping for the 80-Core TeraFLOPS Processor., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 184-193 (2011)A 90mW/GFlop 3.4GHz Reconfigurable Fused/Continuous Multiply-Accumulator for Floating-Point and Integer Operands in 65nm., , , , , , und . VLSI Design, Seite 252-257. IEEE Computer Society, (2010)On-Chip Networks for Multicore Systems., , und . Multicore Processors and Systems, Springer, (2009)Guest Editors' Introduction: Promises and Challenges of Novel Interconnect Technologies., und . IEEE Des. Test Comput., 27 (4): 6-9 (2010)An 80-Tile 1.28TFLOPS Network-on-Chip in 65nm CMOS., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 98-589. IEEE, (2007)Wide-Range Many-Core SoC Design in Scaled CMOS: Challenges and Opportunities., , , , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (5): 843-856 (2021)A 2 Tb/s 6 , ˟, 4 Mesh Network for a Single-Chip Cloud Computer With DVFS in 45 nm CMOS., , , , , , , , und . IEEE J. Solid State Circuits, 46 (4): 757-766 (2011)