( en | de | ru )

 

Disambiguierung von "Riesgo, Teresa"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A hardware in the loop design methodology for FPGA system and its application to complex functions.

, , , und . VLSI-DAT, Seite 1-4. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Teresa Edenfeld

Charakterisierung der Funktion der Proteinkinase D2 als Regulator der Chromogranin-A-Sekretion in humanen BON neuroendokrinen Tumorzellen. Uni Ulm, (2010)

Teresa Gaillard

Teresa Linares

Teresa Krauskopf

Teresa Carlomagno

 

Weitere Publikationen von Autoren mit dem selben Namen

Partial Reconfiguration for Core Reallocation and Flexible Communications., , und . ReCoSoC, Seite 91-97. Univ. Montpellier II, (2006)Flexible Core Reallocation for Virtex II Structures., , , und . ERSA, Seite 189-195. CSREA Press, (2005)A novel on-site deployment, commissioning and debugging technique to assess and validate WSN based smart systems., , , , und . ISCAS, Seite 1722-1725. IEEE, (2015)Efficient Power Macromodeling Technique for IP-Based Digital System., , und . ISCAS, Seite 1145-1148. IEEE, (2007)Towards an Machine Learning-Based Edge Computing Oriented Monitoring System for the Desert Border Surveillance Use Case., , , und . IEEE Access, (2020)Power Estimation for IP-Based Modules., und . SoC, Seite 1-4. IEEE, (2006)A Hardware Library for Sensors/Actuators Interfaces in Sensor Networks., , , und . ICECS, Seite 1244-1247. IEEE, (2006)Dynamic management of multikernel multithread accelerators using Dynamic Partial Reconfiguration., , , und . ReCoSoC, Seite 1-7. IEEE, (2014)Live demonstration: A dynamically adaptable image processing application running in an FPGA-based WSN platform., , , , , und . ISCAS, Seite 1902. IEEE, (2015)Architectural Power Analysis for Intellectual Property-Based Digital System., und . J. Low Power Electron., 3 (3): 271-279 (2007)