( en | de | ru )

 

Disambiguierung von "Zeng, Xiaoyang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Modified Minimal-Connected-Component fault block model to deal with defective links and nodes for 2D-mesh NoCs.

, , , , und . ASICON, Seite 267-270. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiaoyang Wang

Xiaoyang Gao

Jian Zeng

Gang Zeng

Lecai Zeng

 

Weitere Publikationen von Autoren mit dem selben Namen

Fault tolerant computing for stream DSP applications using GALS multi-core processors., , und . ISCAS, Seite 2305-2308. IEEE, (2011)A modified high-radix scalable Montgomery multiplier., , , , und . ISCAS, IEEE, (2006)A high speed reconfigurable face detection architecture., , , und . ASICON, Seite 83-86. IEEE, (2011)An optimized mapping algorithm based on Simulated Annealing for regular NoC architecture., , , , , und . ASICON, Seite 389-392. IEEE, (2011)A SRAM-saving two-stage storage strategy for the coefficients memories in HEVC encoders., , , und . ASICON, Seite 1-4. IEEE, (2015)Content adaptive tiling method based on user access preference for streaming panoramic video., , , , , , und . ICCE, Seite 1-4. IEEE, (2018)An Automatic Task Partition Method for Multi-core System., , , , , und . ISCAS, Seite 1-5. IEEE, (2018)A multi-mode 1-V DAC+filter in 65-nm CMOS for reconfigurable (GSM, TD-SCDMA and WCDMA) transmitters., , , , und . ASICON, Seite 504-507. IEEE, (2011)A low power 1.0 GHz VCO in 65nm-CMOS LP-process., , , und . ASICON, Seite 1006-1009. IEEE, (2011)A 1.8-V 14-bit inverter-based incremental ΣΔ ADC for CMOS image sensor., , , , und . ASICON, Seite 1-4. IEEE, (2013)