( en | de | ru )

 

Disambiguierung von "Xie, Xinfeng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
MPU: Memory-centric SIMT Processor via In-DRAM Near-bank Computing.

, , , , , und . ACM Trans. Archit. Code Optim., 20 (3): 40:1-40:26 (September 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jian Xie

Yangpei Xie

Qian Xie

Zhenwei Xie

Mingliang Xie

 

Weitere Publikationen von Autoren mit dem selben Namen

NNBench-X: A Benchmarking Methodology for Neural Network Accelerator Designs., , , , , und . ACM Trans. Archit. Code Optim., 17 (4): 31:1-31:25 (2020)Exploiting Sparsity to Accelerate Fully Connected Layers of CNN-Based Applications on Mobile SoCs., , , , , , , , und . ACM Trans. Embed. Comput. Syst., 17 (2): 37:1-37:25 (2018)iPIM: Programmable In-Memory Image Processing Accelerator Using Near-Bank Architecture., , , , , , und . ISCA, Seite 804-817. IEEE, (2020)Analysis and Optimization of the Memory Hierarchy for Graph Processing Workloads., , , , , , , und . HPCA, Seite 373-386. IEEE, (2019)Rubik: A Hierarchical Architecture for Efficient Graph Neural Network Training., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (4): 936-949 (2022)A Transferable Approach for Partitioning Machine Learning Models on Multi-Chip-Modules., , , , , , , , und . CoRR, (2021)NNBench-X: A Benchmarking Methodology for Neural Network Accelerator Designs., , , , , und . EMC2@HPCA/CVPR/ISCA, Seite 11-15. IEEE, (2019)MPU: Towards Bandwidth-abundant SIMT Processor via Near-bank Computing., , , , , und . CoRR, (2021)SpaceA: Sparse Matrix Vector Multiplication on Processing-in-Memory Accelerator., , , , , , , und . HPCA, Seite 570-583. IEEE, (2021)SEALing Neural Network Models in Encrypted Deep Learning Accelerators., , , , , und . DAC, Seite 1255-1260. IEEE, (2021)