( en | de | ru )

 

Disambiguierung von "Madanayake, Arjuna"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Towards Efficient Medium Access for Millimeter-Wave Networks.

, , , und . IEEE J. Sel. Areas Commun., 37 (12): 2786-2798 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Madanayake, Arjuna
Eine Person hinzufügen mit dem Namen Madanayake, Arjuna
 

Weitere Publikationen von Autoren mit dem selben Namen

Power-Efficient ELF Wireless Communications Using Electro-Mechanical Transmitters., , , , und . IEEE Access, (2020)Radix-2 Self-Recursive Sparse Factorizations of Delay Vandermonde Matrices for Wideband Multi-Beam Antenna Arrays., , und . IEEE Access, (2020)Integral form 4-D light field filters using Xilinx FPGAs and 45 nm CMOS technology., , , , und . Multidimens. Syst. Signal Process., 26 (1): 47-65 (2015)Wireless Communications and Applications Above 100 GHz: Opportunities and Challenges for 6G and Beyond., , , , , , , und . IEEE Access, (2019)A Fast and Fully Parallel Analog CMOS Solver for Nonlinear PDEs., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (8): 3363-3376 (2021)A Discrete Tchebichef Transform Approximation for Image and Video Coding., , , , und . IEEE Signal Process. Lett., 22 (8): 1137-1141 (2015)Radix-$N$ Algorithm for Computing $N^2^n$-Point DFT Approximations., , , , und . IEEE Signal Process. Lett., (2022)Massively parallel systolic-array architectures for 2d IIR polyphase space-time plane-wave beam digital filters., , und . Int. J. Circuit Theory Appl., 40 (5): 455-475 (2012)Towards Efficient Medium Access for Millimeter-Wave Networks., , , und . IEEE J. Sel. Areas Commun., 37 (12): 2786-2798 (2019)Multiplierless Approximate 4-point DCT VLSI Architectures for Transform Block Coding., , , und . CoRR, (2014)