( en | de | ru )

 

Disambiguierung von "Calazans, Ney Laert Vilar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Enhancing an Asynchronous Circuit Design Flow to Support Complex Digital System Design.

, , und . SBCCI, Seite 1-6. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Loreto Vilar

Ignazio Vilardi

Fabio Vilardi

Sisi Alexandra Vilardi

David Vilar Torres

 

Weitere Publikationen von Autoren mit dem selben Namen

Evaluating the scalability of test buses., , , , , und . ISSoC, Seite 1-6. IEEE, (2013)A processor for IoT applications: An assessment of design space and trade-offs., , , , und . Microprocess. Microsystems, (2016)A Fine-Grain, Uniform, Energy-Efficient Delay Element for 2-Phase Bundled-Data Circuits., , , , und . ACM J. Emerg. Technol. Comput. Syst., 13 (2): 15:1-15:23 (2016)Analysis and Optimization of Programmable Delay Elements for 2-Phase Bundled-Data Circuits., , , , , und . VLSID, Seite 321-326. IEEE Computer Society, (2015)Leveraging QDI Robustness to Simplify the Design of IoT Circuits., , , , und . ISCAS, Seite 1-5. IEEE, (2020)A path towards average-case silicon via asynchronous resilient bundled-data design., und . ECCTD, Seite 1-4. IEEE, (2015)Static Differential NCL Gates: Toward Low Power., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 62-II (6): 563-567 (2015)Requirements, Primitives and Models for Systems Specification., , und . SBCCI, Seite 323-330. IEEE Computer Society, (2002)Charge sharing aware NCL gates design., , , und . DFTS, Seite 212-217. IEEE Computer Society, (2013)A generic FPGA emulation framework., , , , , , , und . ICECS, Seite 233-236. IEEE, (2012)