Autor der Publikation

Metrics and Design Considerations on the Energy-delay Tradeoff of Digital Circuits.

, , und . ISCAS, Seite 3150-3153. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Energy-Quality Scalable Integrated Circuits and Systems: Continuing Energy Scaling in the Twilight of Moore's Law., , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 8 (4): 653-678 (2018)Reconfigurable sleep transistor for GIDL reduction in ultra-low standby power systems., , , und . CICC, Seite 1-4. IEEE, (2012)A Design Methodology for High-Speed Low-Power MCML Frequency Dividers., , und . ICECS, Seite 1308-1311. IEEE, (2006)Analysis and design of digital PRNGS based on the discretized sawtooth map., , , , und . ICECS, Seite 427-430. IEEE, (2003)Optimization and evaluation of tapered-VTH approach for energy-efficient CMOS buffers., , und . ECCTD, Seite 592-595. IEEE, (2011)PVT variations in differential flip-flops: A comparative analysis., , und . ECCTD, Seite 1-4. IEEE, (2015)Performance evaluation of the low-voltage CML D-latch topology., , und . Integr., 36 (4): 191-209 (2003)Comparative soft error evaluation of layout cells in FinFET technology., , und . Microelectron. Reliab., 54 (9-10): 2300-2305 (2014)Analysis and comparison on full adder block in submicron technology., und . IEEE Trans. Very Large Scale Integr. Syst., 10 (6): 806-823 (2002)Analysis and Comparison in the Energy-Delay-Area Domain of Nanometer CMOS Flip-Flops: Part I - Methodology and Design Strategies., , und . IEEE Trans. Very Large Scale Integr. Syst., 19 (5): 725-736 (2011)