( en | de | ru )

 

Disambiguierung von "Si, Xin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 28nm 2Mb STT-MRAM Computing-in-Memory Macro with a Refined Bit-Cell and 22.4 - 41.5TOPS/W for AI Inference.

, , , , , , , , , , , und . ISSCC, Seite 500-501. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Si Gangyan

Si Yang

Zhongyi Si

Han Si

Yuefang Si

 

Weitere Publikationen von Autoren mit dem selben Namen

MLFlash-CIM: Embedded Multi-Level NOR-Flash Cell based Computing in Memory Architecture for Edge AI Devices., , , , , , und . AICAS, Seite 1-4. IEEE, (2021)A 28nm 64-kb 31.6-TFLOPS/W Digital-Domain Floating-Point-Computing-Unit and Double-Bit 6T-SRAM Computing-in-Memory Macro for Floating-Point CNNs., , , , , , , , , und 9 andere Autor(en). ISSCC, Seite 128-129. IEEE, (2023)SNNIM: A 10T-SRAM based Spiking-Neural-Network-In-Memory architecture with capacitance computation., , , , , , , , , und 4 andere Autor(en). ISCAS, Seite 3383-3387. IEEE, (2022)Complementary Series-connected STT-MTJ for Time-based Computing-in-Memory., , , und . ISCAS, Seite 1-5. IEEE, (2024)Design Challenges and Methodology of High-Performance SRAM-Based Compute-in-Memory for AI Edge Devices., , , , , und . UCET, Seite 47-52. IEEE, (2021)A 28nm 16kb Aggregation and Combination Computing-in-Memory Macro with Dual-level Sparsity Modulation and Sparse-Tracking ADCs for GCNs., , , , , , , , , und 6 andere Autor(en). CICC, Seite 1-2. IEEE, (2024)14.2 Proactive Voltage Droop Mitigation Using Dual-Proportional-Derivative Control Based on Current and Voltage Prediction Applied to a Multicore Processor in 28nm CMOS., , , , , , , , und . ISSCC, Seite 256-258. IEEE, (2024)A 28nm 2Mb STT-MRAM Computing-in-Memory Macro with a Refined Bit-Cell and 22.4 - 41.5TOPS/W for AI Inference., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 500-501. IEEE, (2023)Toggle Rate Aware Quantization Model Based on Digital Floating-Point Computing-In-Memory Architecture., , , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 71 (6): 3181-3185 (Juni 2024)34.3 A 22nm 64kb Lightning-Like Hybrid Computing-in-Memory Macro with a Compressed Adder Tree and Analog-Storage Quantizers for Transformer and CNNs., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 570-572. IEEE, (2024)