Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Improved performance and yield with chip master planning design methodology., und . ACM Great Lakes Symposium on VLSI, Seite 185-190. ACM, (2009)Prediction and reduction of routing congestion., , und . ISPD, Seite 72-77. ACM, (2006)Multiplexed switch box architecture in three-dimensional FPGAs to reduce silicon area and improve TSV usage., und . ACM Great Lakes Symposium on VLSI, Seite 303-306. ACM, (2012)Vulnerability Analysis Against Fault Attack in terms of the Timing Behavior of Fault Injection., und . ISVLSI, Seite 374-379. IEEE, (2020)DENA: A Configurable Microarchitecture and Design Flow for Biomedical DNA-Based Logic Design., und . IEEE Trans. Biomed. Circuits Syst., 11 (5): 1077-1086 (2017)Autonomous color theme extraction from images using saliency., , und . IMAWM, Volume 9408 von SPIE Proceedings, Seite 940807. SPIE, (2015)Automatic design of magazine covers., , , , , , , , und . Imaging and Printing in a Web 2.0 World, Volume 8302 von SPIE Proceedings, Seite 83020N. SPIE, (2012)Security improvement of FPGA configuration file against the reverse engineering attack., , und . ISCISC, Seite 101-105. IEEE, (2016)Evaluating the Metro-on-Chip Methodology to Improve the Congestion and Routability., , , und . CSICC, Volume 6 von Communications in Computer and Information Science, Seite 689-696. (2008)A Time Randomization-Based Countermeasure Against the Template Side-Channel Attack., , und . ISC Int. J. Inf. Secur., 14 (1): 47-55 (2022)