,

A Sub-200 fs RMS jitter capacitor multiplier loop filter-based PLL in 28 nm CMOS for high-speed serial communication applications.

, , , , , , , , , , и .
CICC, стр. 1-4. IEEE, (2013)

Метаданные

тэги

Пользователи данного ресурса

  • @dblp

Комментарии и рецензии