,

A BCH decoding architecture with mixed parallelization degrees for flash controller applications.

, , , , и .
SoCC, стр. 116-121. IEEE, (2013)

Метаданные

тэги

Пользователи данного ресурса

  • @dblp

Комментарии и рецензии