( en | de | ru )

 

Disambiguierung von "Haraguchi, Masaru"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Study of Sense-Voltage Margins in Low-Voltage-Operating Embedded DRAM Macros.

, , , , , , , , , , , und . IEICE Trans. Electron., 88-C (10): 2020-2027 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masaru Nagaso

 

Weitere Publikationen von Autoren mit dem selben Namen

A scalable massively parallel processor for real-time image processing., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 334-335. IEEE, (2010)A Scalable Massively Parallel Processor for Real-Time Image Processing., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 46 (10): 2363-2373 (2011)A Study of Sense-Voltage Margins in Low-Voltage-Operating Embedded DRAM Macros., , , , , , , , , und 2 andere Autor(en). IEICE Trans. Electron., 88-C (10): 2020-2027 (2005)15.3 A 3nm FinFET 4.3GHz 21.1Mb/mm2 Double-Pumping 1-Read and 1-Write Pseudo-2-Port SRAM with Folded-Bitline Multi-Bank Architecture., , , , , , , , und . ISSCC, Seite 280-282. IEEE, (2024)A Continuous-Adaptive DDR2 Interface with Flexible Round-Trip-Time and Full Self Loop-Backed AC Test., , , , , , , und . ISSCC, Seite 490-491. IEEE, (2007)A 0.18-μm 256-Mb DDR-SDRAM with low-cost post-mold tuning method for DLL replica., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 35 (11): 1680-1689 (2000)A Low Power Embedded DRAM Macro for Battery-Operated LSIs., , , , , , , , , und 2 andere Autor(en). IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 86-A (12): 2991-3000 (2003)A Continuous-Adaptive DDRx Interface with Flexible Round-Trip-Time and Full Self Loop-Backed AC Test., , , , , , , und . IEICE Trans. Electron., 92-C (4): 453-459 (2009)