( en | de | ru )

 

Disambiguierung von "Vijaykrishnan, Narayanan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Designing a 3-D FPGA: Switch Box Architecture and Thermal Issues.

, , , und . IEEE Trans. Very Large Scale Integr. Syst., 16 (7): 882-893 (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

P Narayanan

Hermine Narayanan

Vidya Narayanan

Narayanan Radhakrishnan

Narayanan Sundaram

 

Weitere Publikationen von Autoren mit dem selben Namen

GRAPHIC: Gather and Process Harmoniously in the Cache With High Parallelism and Flexibility., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Emerg. Top. Comput., 12 (1): 84-96 (Januar 2024)Robust Coreset Construction for Distributed Machine Learning., , , , , und . IEEE J. Sel. Areas Commun., 38 (10): 2400-2417 (2020)Leakage Energy Management in Cache Hierarchies., , , , , , und . IEEE PACT, Seite 131-140. IEEE Computer Society, (2002)Fine-to-Coarse Object Classification of Very Large Images., und . ICIP, Seite 3498-3502. IEEE, (2023)Experimental Evaluation of Energy Behavior of Iteration Space Tiling., , , und . LCPC, Volume 2017 von Lecture Notes in Computer Science, Seite 142-157. Springer, (2000)A High-Efficiency Switched-Capacitance HTFET Charge Pump for Low-Input-Voltage Applications., , , , , und . VLSID, Seite 304-309. IEEE Computer Society, (2015)NEBULA: A Neuromorphic Spin-Based Ultra-Low Power Architecture for SNNs and ANNs., , , , , , , , und . ISCA, Seite 363-376. IEEE, (2020)Cryogenic In-Memory Matrix-Vector Multiplication using Ferroelectric Superconducting Quantum Interference Device (FE-SQUID)., , , , , und . DAC, Seite 1-6. IEEE, (2023)Analyzing Soft Errors in Leakage Optimized SRAM Design., , und . VLSI Design, Seite 227-233. IEEE Computer Society, (2003)Analyzing Energy-Delay Behavior in Room Temperature Single Electron Transistors., , und . VLSI Design, Seite 399-404. IEEE Computer Society, (2010)