( en | de | ru )

 

Disambiguierung von "Zhou, Dajiang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High-Throughput Power-Efficient VLSI Architecture of Fractional Motion Estimation for Ultra-HD HEVC Video Encoding.

, , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (12): 3138-3142 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhou Zhou

Zhou Zhou

Rui Zhou

Yayun Zhou

Yaming Zhou

 

Weitere Publikationen von Autoren mit dem selben Namen

Distortion Control and Optimization for Lossy Embedded Compression in Video Codec System., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 100-A (11): 2416-2424 (2017)Framework and VLSI Architecture of Measurement-Domain Intra Prediction for Compressively Sensed Visual Contents., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 100-A (12): 2869-2877 (2017)A Low-Cost VLSI Architecture of Multiple-Size IDCT for H.265/HEVC., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 97-A (12): 2467-2476 (2014)An 8K H.265/HEVC Video Decoder Chip With a New System Pipeline Design., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 52 (1): 113-126 (2017)A 530 Mpixels/s Intra Prediction Architecture for Ultra High Definition H.264/AVC Encoder., , , , und . IEICE Trans. Electron., 94-C (4): 419-427 (2011)A combined SAO and de-blocking filter architecture for HEVC video decoder., , , und . ICIP, Seite 1967-1971. IEEE, (2013)Reducing power consumption of HEVC codec with lossless reference frame recompression., , , und . ICIP, Seite 2120-2124. IEEE, (2014)A New Reference Frame Recompression Algorithm and Its VLSI Architecture for UHDTV Video Codec., , und . IEEE Trans. Multim., 16 (8): 2323-2332 (2014)Fast Algorithm and VLSI Architecture of Rate Distortion Optimization in H.265/HEVC., , , , und . IEEE Trans. Multim., 19 (11): 2375-2390 (2017)High Profile Intra Prediction Architecture for UHD H.264 Decoder., , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2010)