( en | de | ru )

 

Disambiguierung von "Sayyaparaju, Sagarvarma"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fabrication and Performance of Hybrid ReRAM-CMOS Circuit Elements for Dynamic Neural Networks.

, , , , , , , , und . ICONS, Seite 6:1-6:4. ACM, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sayyaparaju, Sagarvarma
Eine Person hinzufügen mit dem Namen Sayyaparaju, Sagarvarma
 

Weitere Publikationen von Autoren mit dem selben Namen

A Mixed-Mode Neuron with On-chip Tunability for Generic Use in Memristive Neuromorphic Systems., , und . ISVLSI, Seite 441-446. IEEE Computer Society, (2018)Fabrication and Performance of Hybrid ReRAM-CMOS Circuit Elements for Dynamic Neural Networks., , , , , , , , und . ICONS, Seite 6:1-6:4. ACM, (2019)A Twin Memristor Synapse for Spike Timing Dependent Learning in Neuromorphic Systems., , , , , und . SoCC, Seite 37-42. IEEE, (2018)Circuit Techniques for Online Learning of Memristive Synapses in CMOS-Memristor Neuromorphic Systems., , , und . ACM Great Lakes Symposium on VLSI, Seite 479-482. ACM, (2017)A mixed-signal approach to memristive neuromorphic system design., , , und . MWSCAS, Seite 547-550. IEEE, (2017)Circuit Techniques for Efficient Implementation of Memristor Based Reservoir Computing., , , und . ISCAS, Seite 1-5. IEEE, (2020)A practical hafnium-oxide memristor model suitable for circuit design and simulation., , , , und . ISCAS, Seite 1-4. IEEE, (2017)Device-aware Circuit Design for Robust Memristive Neuromorphic Systems with STDP-based Learning., , , und . ACM J. Emerg. Technol. Comput. Syst., 16 (3): 28:1-28:25 (2020)A bi-memristor synapse with spike-timing-dependent plasticity for on-chip learning in memristive neuromorphic systems., , und . ISQED, Seite 69-74. IEEE, (2018)A Scan Register Based Access Scheme for Multilevel Non-Volatile Memristor Memory., , , , und . ICECS, Seite 630-633. IEEE, (2019)