( en | de | ru )

 

Disambiguierung von "Kuga, Morihiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A logic cell architecture exploiting the shannon expansion for the reduction of configuration memory.

, , , , , und . FPL, Seite 1-6. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ieva Stupp-Kuga

 

Weitere Publikationen von Autoren mit dem selben Namen

Power-aware FPGA routing fabrics and design tools., , , , , und . VLSI-SoC, Seite 67-72. IEEE, (2010)EXPRESS-1: a dynamically reconfigurable platform using embedded processor FPGA., , , , , und . FPT, Seite 209-216. IEEE, (2004)hCODE: An open-source platform for FPGA accelerators., , , , , und . FPT, Seite 205-208. IEEE, (2016)Blokus Duo engine on a Zynq., , , , , und . FPT, Seite 374-377. IEEE, (2014)Fault Recovery Technique for TMR Softcore Processor System Using Partial Reconfiguration., , , , , , und . ICA3PP (1), Volume 7439 von Lecture Notes in Computer Science, Seite 392-404. Springer, (2012)A Bitstream Relocation Technique to Improve Flexibility of Partial Reconfiguration., , , , und . ICA3PP (1), Volume 7439 von Lecture Notes in Computer Science, Seite 139-152. Springer, (2012)A logic cell architecture exploiting the shannon expansion for the reduction of configuration memory., , , , , und . FPL, Seite 1-6. IEEE, (2014)An automatic FPGA design and implementation framework., , , , und . FPL, Seite 1-4. IEEE, (2013)A novel physical defects recovery technique for FPGA-IP cores., , , , , und . ReConFig, Seite 1-7. IEEE, (2012)High-level Synthesis based on Parallel Design Patterns using a Functional Language., , , , und . HEART, Seite 23:1-23:6. ACM, (2017)